top of page
post-ai-image-2694.png
title2.png

Tech Trends &

Tech Trends &

ANALYSIS

ANALYSIS

[제20250617-TT-01호] 2025년 6월 17일 반도체 기술 관련 주요 뉴스 요약

  • 이도윤
  • 2025년 6월 18일
  • 2분 분량

중국, 미국 견제 속 차세대 광자칩 생산라인 가동… “15년 기술투자의 결실”

(2025년 6월 17일, 디지털비즈온, 송민경 기자)


[핵심 요약]


[1] 중국, 차세대 광자칩 파일럿 생산라인 가동

상하이교통대학교 산하 ‘통합광자칩 연구개발 플랫폼(CHIPX)’이 6월 5일, 6인치 박막 리튬나이오베이트(TFLN) 웨이퍼를 생산하는 중국 최초의 광자칩 파일럿 라인을 가동함.


[2] 연 1만2천장 웨이퍼 생산능력, 글로벌 기술 일부 뛰어넘어

CHIPX는 연간 1만2천장 규모의 웨이퍼 생산능력을 갖추고 있으며, 일부 항목에서 글로벌 기술 수준을 뛰어넘는 성능을 확보함.


[3] 15년 기술투자 결실, 리튬나이오베이트 기반 광자칩

2010년 광자칩 연구 시작, 2018년부터 리튬나이오베이트를 핵심 소재로 집중 개발해온 15년 기술투자의 결과임. 전극-광학칩 결합 효율 등 고난도 기술이 집약됨.


[4] 빛 기반 정보처리, 고속·저전력·고효율

광자칩은 빛을 이용해 정보를 처리해 데이터 처리 속도가 빠르고, 전력 효율이 높아 AI, 클라우드, 자율주행, 양자통신 등에서 핵심 기술로 주목받음.


[5] 생산 공정 까다로움, 상용화·산업 협업 추진

소재 민감도로 인해 대량 생산은 아직 어려움이 있으나, 5G·6G, AI 데이터센터, 양자통신망 등과의 협업을 통해 상용화를 촉진할 계획임.미국 중심 반도체 공급망에 대한 중국의 기술 자립 전략의 일환으로 평가됨.



화웨이 AI 반도체 첨단 패키징도 자체개발, 미국 규제 넘는 '마지막 퍼즐’ 되나

(2025년 6월 17일, 비즈니스포스트, 김용원 기자)


[핵심 요약]


[1] 화웨이, AI 반도체 첨단 패키징 기술 자체 개발 추진

AI 반도체에 적용될 첨단 패키징 기술을 자체적으로 개발하며, 미국의 수출 규제 극복을 위한 핵심 전략으로 부각됨.


[2] 글로벌 파운드리와 경쟁할 기술력 확보

대만 등 글로벌 반도체 업체와 견줄 수 있는 첨단 패키징 역량을 확보했다는 평가가 나오며, 일부 기술은 세계적 수준을 뛰어넘는 것으로 전해짐.


[3] 장기간 기술 축적과 집중 투자 결실

수년간의 연구개발과 집중 투자 끝에 자체 패키징 기술을 완성, AI 반도체 분야에서 자립 기반을 마련함.


[4] AI·클라우드·자율주행 등 다양한 분야 적용 가능성

고성능·고효율 패키징 기술로 AI, 클라우드, 자율주행 등 첨단 산업에서의 활용도가 높아질 전망임.


[5] 생산 공정 다각화 및 생태계 자립 가속

패키징 기술 내재화를 통해 생산 공정 다각화와 반도체 생태계 자립 전략의 일환으로 평가받음.



삼성, '칩렛' 패키징 적용 4나노 AI 칩 개발 성공

(2025년 6월 17일, 전자신문, 권동준 기자)


[핵심 요약]


[1] 삼성전자, 첨단 칩렛 패키징 기술로 4나노 AI 칩 개발 성공

삼성전자가 첨단 패키징 기술인 '칩렛' 표준을 활용해 4나노미터(㎚) 초미세 공정 AI 반도체 개발에 성공함. 칩렛 기술은 서로 다른 반도체를 연결해 성능을 끌어올리는 핵심 기술임


[2] UCIe 표준 적용, 시제품 성능 평가 통과

유니버셜 칩렛 인터커넥트 익스프레스(UCIe)를 적용한 4㎚ 공정 시제품이 1차 성능 평가를 통과함. 이는 대량 양산까지 이어질 수 있는 중요한 단계임


[3] AI 파운드리 사업 경쟁력 강화 기대

삼성전자는 AI 반도체 위탁생산(파운드리) 사업 경쟁력 강화를 위해 칩렛 패키징 기술을 적극적으로 도입 중임. 데이터 전송 속도는 초당 24기가비트(Gbps)로, 고성능컴퓨팅(HPC) 및 AI 칩에 적합함


[4] 글로벌 파운드리와의 기술 경쟁 가속화

삼성전자는 인텔, TSMC, 퀄컴, 구글, 마이크로소프트 등과 함께 UCIe 표준화에 협력하며, 2㎚까지 UCIe 적용을 추진 중임. TSMC와 인텔도 각각 3·5㎚, 4㎚급(인텔 3공정)에서 UCIe 기술을 적용 중임


[5] 향후 칩렛 표준 시장 주도권 경쟁 심화 전망

삼성, TSMC, 인텔 등 주요 파운드리가 2㎚ 이하에서도 UCIe 적용 공정을 준비 중이며, 칩렛 표준을 둘러싼 시장 주도권 경쟁이 더욱 치열해질 것으로 예상됨

​뉴스레터 신청

icon

경기 수원 영통구 창룡대로256번길 77 (에이스광교타워3), B214호

Tel. 031-548-4402     / Fax. 031-548-4403

Email. info@sptakorea.com

© Copyright 2025 SPTA TIMES All Rights Reserved

bottom of page