[제20251215-TT-01호] 2025년 12월 15일 반도체 기술 관련 주요 뉴스 요약

'SPHBM4' 표준 제정 임박…삼성·SK AI 메모리 새 국면 예고

(2025년 12월 15일, ZD넷 코리아, 장경윤 기자)

[핵심 요약]

[1] JEDEC SPHBM4 표준 개발 마무리 단계

JEDEC가 HBM4 동일 성능에 I/O 핀 4:1 직렬화로 4분의 1 수 줄인 SPHBM4 표준 제정 마무리 단계.

[2] HBM4 I/O 2048→512개 대역폭 동일 유지

HBM4 2048개 I/O 핀을 512개로 줄여 설계·제조비용 절감, I/O당 전송속도 4배 직렬화 인터커넥트 핵심.

[3] 유기 인터포저 도입으로 CoWoS-R 가속화

I/O 감소로 고가 실리콘→저가 유기 인터포저 가능, TSMC CoWoS-R 채널 길어져 HBM 배치 증가·용량 확대.

[4] 베이스다이 재설계·상용화 불확실성 존재

SPHBM4 도입 시 베이스다이 새 구조 필요, JEDEC "개발 중 변경·승인 거부 가능성" 명시.

(2025년 12월 15일, 이데일리, 송재민 기자)

[핵심 요약]

[1] 딥시크 효율화 아이디어 내부 시뮬레이션 진행

SK하이닉스가 AI 반도체 성능 향상을 위한 맞춤형 메모리 구조 연구에서 중국 딥시크 제안 기법을 참고해 내부 시뮬레이션 수행.

[2] AI 추론 메모리 병목 완화 구조 연구

AI 추론 단계 데이터 급증으로 GPU 병렬 처리 미활용·메모리 한계 문제 해결 위해 데이터 이동·저장 구조 최적화 연구 중.

[3] 다양한 글로벌 아이디어 폭넓게 검증 과정

특정 기술 채택이 아닌 AI 생태계 논의 아이디어 검증 일환으로 딥시크 방식 시뮬레이션 통해 효과 점검.

[4] 추론 중심 메모리 고도화·맞춤형 전략 강화

학습→추론 중심 전환 속 메모리 구조 개발·시뮬레이션 강화로 차세대 AI 반도체 환경 대응.