top of page
post-ai-image-2694.png
title2.png

Tech Trends &

Tech Trends &

ANALYSIS

ANALYSIS

[제20251223-TT-01호] 2025년 12월 23일 반도체 기술 관련 주요 뉴스 요약

  • 이도윤
  • 2025년 12월 24일
  • 2분 분량

삼성 몰래 7년간 치밀히 움직였다…'♥♥♥♥' 숨겨진 비밀

(2025년 12월 23일, 한국경제, 허란 • 정희원 기자)


[핵심 요약]


[1] CXMT, 삼성·SK D램 국가핵심기술 조직적 탈취

검찰은 중국 CXMT 개발총괄 등 10명을 기소하며, 이들이 2016년부터 약 7년간 삼성·SK하이닉스의 10나노대 D램 공정기술을 체계적으로 빼갔다고 발표함.​


[2] 비료회사 위장 채용과 고연봉 미끼로 인력 확보

CXMT 측은 위장 회사에 먼저 입사시키는 방식으로 이직 제한을 피해 갔고, 연봉 2~4배·최대 30억원 수준 조건과 사인온 보너스로 삼성 핵심 인력을 끌어들였다는 정황이 드러남.​


[3] 600단계 PRP를 자필로 베껴 유출한 연구원

삼성 핵심연구원 출신 J씨가 퇴사 직전 나흘 동안 600단계 10나노급 D램 공정(PRP) 정보를 임직원 노트에 손으로 옮겨 적어 유출한 사실이 확인됐으며, 현재 인터폴 적색수배 중인 상태로 전해짐.​


[4] 1·2기 개발팀, 한국 기술 토대로 중국 설비 맞게 재설계

CXMT 1기 팀이 삼성 18나노 D램 공정 정보를 가져온 뒤, 2기 개발실장이 이를 5년간 중국 설비에 맞게 수정·검증하며 2023년 10나노급 D램 양산에 성공한 흐름이 수사 결과에서 나왔음.​


[5] 검찰, CXMT 자료와 삼성 자료 일치율 98% 확인

수사 과정에서 중국 직원 진술과 국내 이메일 분석을 통해 CXMT 보유 자료와 삼성 자료의 일치율이 56.7%에서 98.2%까지 높게 나타났고, 국가 경제 피해액이 최소 수십조원에 이를 수 있다고 검찰이 추산함.​



AMD, 차세대 아키텍처 '젠6'서 구조적 전환 예고

(2025년 12월 23일, ZDNet Korea, 권봉석 기자)


[핵심 요약]


[1] 젠6, 디스패치 폭 8개로 확대

젠6 코어는 사이클당 명령 디스패치 수를 젠5의 최대 6개에서 8개로 넓혀 단일 스레드와 고부하 작업 처리 효율을 끌어올리는 구조를 채택함.​


[2] AVX-512 전폭 지원으로 벡터 연산 강화

FP64/32/16, BF16 자료형을 아우르는 AVX-512와 FMA·MAC·VNNI·AES·SHA 등 벡터·행렬 연산 명령을 지원해 AI·그래픽·과학 계산 성능을 크게 보강하는 방향을 예고함.​


[3] 성능 모니터 카운터 문서로 설계 방향 간접 공개

AMD가 개발자용 성능 모니터 카운터(PMC) 문서를 통해 코어 활용률·캐시 적중률·명령 실행 특성을 측정하는 항목을 공개하며 젠6의 구조적 변화 일부를 드러낸 상황임.​


[4] TSMC 2나노 공정 기반 ‘베니스’로 최대 256코어 목표

젠6 서버용 에픽 ‘베니스’는 TSMC 2나노 공정을 적용하고, 프로세서당 최대 256코어와 젠5 대비 최대 1.7배 성능 향상을 목표로 개발이 진행 중임.​


[5] 내년 6월 전후 세부 아키텍처 공개 전망

컴퓨텍스 타이베이 2026과 ‘어드밴싱 AI’ 행사 시기를 전후해 젠6 아키텍처의 구체적인 코어 구성·캐시 구조 등 추가 정보가 단계적으로 공개될 것으로 예상됨.

​뉴스레터 신청

icon

경기 수원 영통구 창룡대로256번길 77 (에이스광교타워3), B214호

Tel. 031-548-4402     / Fax. 031-548-4403

Email. info@sptakorea.com

© Copyright 2025 SPTA TIMES All Rights Reserved

bottom of page