[제20260820-TT-01호] 2026년 8월 20일 반도체 기술 관련 주요 뉴스 요약

SK하닉' 빛의 메모리' 기술, 세계가 주목

(2026년 8월 20일, 파이낸셜뉴스, 조은효 기자)

[핵심 요약]

[1] SK하이닉스, CPO 기술 연구 논문 네이처 일렉트로닉스 게재

SK하이닉스가 차세대 AI 인프라 핵심 기술로 꼽히는 CPO의 발전 방향을 담은 연구 논문을 세계적인 학술지 네이처 일렉트로닉스에 게재하며 광 인터커넥트 기술 경쟁력을 제시

[2] AI 데이터 이동 병목 해결을 위한 광 연결 기술

CPO는 반도체 칩 사이를 전기 신호 대신 빛으로 연결해 데이터 전송 속도와 에너지 효율을 높이는 기술로, 대규모 GPU·HBM 클러스터에서 커지는 데이터 이동 병목을 해결할 기술로 주목

[3] HBM 넘어 메모리·프로세서까지 광 연결 확대

SK하이닉스는 HBM 자체의 성능 향상에 그치지 않고 메모리와 프로세서를 광 인터커넥트로 연결하는 구조를 제시하며 AI 시스템의 데이터 이동 효율을 높이는 새로운 기술 방향을 제시

[4] 메모리·광소자·패키지 공동설계가 핵심

연구진은 저전력 광소자 집적과 일관성 프로토콜, 신뢰성 확보 등 해결해야 할 과제가 남아 있지만 메모리 소자와 컨트롤러, 광소자, 패키지를 하나의 시스템으로 공동 설계하는 것이 중요하다고 설명

[5] 광 인터커넥트 중심의 차세대 AI 인프라 로드맵 제시

연구진은 HBM을 넘어 메모리·패키징·광 인터커넥트가 융합하는 종합적인 기술 로드맵을 제시했으며 광 인터커넥트가 향후 AI 인프라의 핵심 연결 기술로 자리 잡을 가능성을 제시

(2026년 8월 20일, 한국경제, 김동현 기자)

[핵심 요약]

[1] TSMC, 1.6나노 공정 개발·검증 완료

TSMC가 1.6나노 공정인 A16 개발과 검증을 마쳤으며 올해 4분기부터 본격적인 양산에 들어갈 예정

[2] 후면 전력공급 기술로 성능 향상

A16에는 슈퍼파워레일(SPR) 기술을 적용해 전력 공급 배선을 웨이퍼 뒷면으로 분리, 신호 배선 공간을 확보하고 전력 손실을 줄여 성능과 전력 효율을 높임

[3] 2나노 대비 속도·전력·집적도 개선

A16은 기존 2나노 공정보다 연산 속도가 8~10% 빠르고 전력 소비량은 15~20% 적으며 칩 집적도도 8~10% 높은 것으로 전해짐

[4] 기존 설계와의 호환성 유지

TSMC는 웨이퍼 전면의 게이트 구조와 소자 크기, 레이아웃 면적 등의 변화를 최소화해 기존 설계를 그대로 활용할 수 있도록 공정 호환성을 유지

[5] 1.4나노 공정으로 이어지는 중간 단계

업계에서는 A16을 차세대 1.4나노 공정으로 넘어가기 위한 중간 단계로 평가하고 있으며 TSMC는 1.4나노 공정 양산을 2028년부터 시작할 계획