[제20251207-TM-01호] 2025년 12월 7일 반도체 제조 관련 주요 뉴스 요약
- 이도윤
- 12월 8일
- 2분 분량
SK하이닉스, 日 의존 EUV PR 국산화 추진…동진쎄미켐과 협력
(2025년 12월 7일, 전자신문, 박진형 기자)
[핵심 요약]
[1] 동진쎄미켐과 고성능 EUV PR 공동 개발
SK하이닉스 일본 JSR·TOK 독점 EUV 포토레지스트(PR) 국산화 착수, 동진쎄미켐과 협력해 기존 제품 대체 넘어 우수 성능 소재 개발 추진.
[2] 생산성 향상 PR 감도 개선 요구
일본 제품보다 우수한 PR 감도 개선으로 노광 시간 단축·생산능력 극대화 목표, EUV 노광 장비(1대 2000억원) 활용 효율화 전략.
[3] D램 EUV 레이어 증가 대응 필요
10나노 4세대(1a) 1개→6세대(1c) 5개→7세대(1d) 7개로 EUV 레이어 급증, 10나노 미만 제품 추가 확대 전망 속 PR 개발 필수.
[4] 2023년 저사양 국산화 한계 극복
SK머티리얼즈 퍼포먼스 통해 저사양 EUV PR 국산화 성공했으나 핵심 레이어 고성능 PR은 일본 100% 의존, 이번 개발로 공급망 안정화 기대.
[5] 소재 산업 경쟁력 제고 기대
EUV PR 진입장벽 높은 가운데 개발 성공 시 국내 소재 산업 경쟁력 대폭 향상, SK하이닉스 "소재사 등과 생산성 개선 협력 지속" 확인.
TSMC 후공정 한계로 내년 구글 TPU 생산량 예상보다 적을 듯
(2025년 12월 7일, 아이뉴스24, 박지은 기자)
[핵심 요약]
[1] 내년 구글 TPU 310만~320만대 전망
TSMC 롱탄 AP8 CoWoS 라인이 연중 풀가동 상태인 가운데 대부분 물량을 엔비디아가 차지해, 구글 TPU가 시장에서 거론되던 400만대 수준에는 미치기 어려운 상황으로 예상됨.
[2] 엔비디아·애플 선점, 구글은 AP7 2기 대기
AP7 1기 라인은 애플 차세대 칩 패키징에 이미 배정돼 있고, AP7 2기가 내년 말 본격 가동될 때 구글 TPU 물량이 배정될 가능성이 큰 것으로 관측됨.
[3] CoWoS, AI 칩 병목의 핵심 공정
TSMC 독점에 가까운 초정밀 패키징 CoWoS는 대형 인터포저·GPU·HBM을 한 패키지로 집적하는 기술로 수요는 폭증하지만 공정 난도·시간·장비 제약 탓에 공급 능력이 크게 뒤처진 병목 구간으로 지목됨.
[4] TSMC, 후공정에 54조6000억 투자
TSMC는 올해 첨단 패키징에 최대 420억달러를 투입하고 미국 애리조나에도 공장을 건설 중이며, CoWoS 증설이 본격화되는 2027년 TPU 생산량이 500만~600만대 수준까지 늘어날 수 있다는 전망이 제기됨
파운드리도 반격 나서··4나노 수율 안정화로 수익 개선
(2025년 12월 7일, 아주경제, 김나윤 기자)
[핵심 요약]
[1] 차보라이트 OPU 4나노 수주 1500억원 규모
삼성전자 파운드리 미국 AI칩 스타트업 차보라이트 스케일러블 인텔리전스 OPU 칩 4나노 공정 생산 수주, 선주문 규모 1억달러(1500억원) 이상.
[2] 4나노 수율 60~70% 안정화 성과
수율 개선으로 선단공정 경쟁력 회복, 앞서 테슬라 AI5 자율주행 칩 추가 수주 성공, 빅테크 고객사 확대 조짐.
[3] HBM4 베이스 다이·엑시노스 2600 생산 전담
내년 HBM4 핵심 베이스 다이 4나노 생산 공급, 갤럭시 S26용 엑시노스 2600 자체 생산으로 메모리·파운드리 시너지 극대화.
[4] 2나노 GAA 공정 성능 5%·전력 8% 개선
3분기 사업보고서 2나노 1세대 GAA 공정 3나노 2세대 대비 성능 5%↑·전력 효율 8%↑·면적 5%↓ 구체적 기술 성과 공개.
[5] TSMC 독점 체제 균열 기대
TSMC 생산 병목 속 빅테크 불만 증대, 삼성 4나노 이하 선단공정 경쟁력 회복으로 시장 지위 확대 전망.