GPU 대신 연산까지 수행…삼성 '차세대 HBM' 공개 (2026년 8월 24일, 한국경제, 김인엽 기자) 원문보기: https://www.hankyung.com/article/2026082495701 [핵심 요약] [1] 삼성전자, 연산 기능 갖춘 차세대 HBM 공개 삼성전자가 HBM을 단순히 데이터를 저장·전달하는 메모리에서 벗어나 일부 AI 연산까지 직접 수행하는 어드밴스드 HBM(aHBM)으로 발전시키겠다는 구상을 공개함 [2] 베이스다이에서 AI 연산 수행 aHBM은 여러 D램을 연결하는 베이스다이를 활용해 연산 기능을 추가하는 방식으로 4나노 공정이 적용된 HBM4부터 회로를 더욱 작게 구성할 수 있게 된 점이 기반이 됨 [3] 어텐션 연산에 적합한 구조 삼성전자는 베이스다이에서 수행하기 적합한 연산으로 AI 추론 과정에서 활용되는 어텐션을 제시했으며 메모리와 가까운 곳에서 처리할수록 데이터 이동을 줄일 수 있다는 점이 장점으로 설명됨

'PLP 개척' 韓, 대만에 주도권 빼앗기나 (2026년 8월 23일, 전자신문, 이형두 기자) 원문보기: https://www.etnews.com/20260821000252 [핵심 요약] [1] 한국이 상용화한 PLP, 대만과 주도권 경쟁 한국이 세계 최초로 상용화한 팬아웃 패널레벨패키징(FO-PLP)이 AI 칩용 첨단 패키징으로 주목받고 있지만 국내 기준과 생태계가 부족해 대만 TSMC 진영에 주도권을 내줄 수 있다는 우려가 커지고 있음 [2] PLP 패널 규격 난립으로 장비·소재업체 부담 현재 국내외에서 310×310mm부터 700×700mm까지 30종이 넘는 PLP 패널 규격이 사용되고 있어 장비·소재업체가 다양한 규격에 대응해야 하고 개발 비용과 수율 측면에서도 부담이 커지고 있음 [3] TSMC는 310×310mm 중심으로 생태계 결집 TSMC는 하이엔드 PLP에 310×310mm를 명확한 파일럿 라인 규격으로 선택해 장비·소재·후공정

SK하닉' 빛의 메모리' 기술, 세계가 주목 (2026년 8월 20일, 파이낸셜뉴스, 조은효 기자) 원문보기: https://www.fnnews.com/news/202608201821341312 [핵심 요약] [1] SK하이닉스, CPO 기술 연구 논문 네이처 일렉트로닉스 게재 SK하이닉스가 차세대 AI 인프라 핵심 기술로 꼽히는 CPO의 발전 방향을 담은 연구 논문을 세계적인 학술지 네이처 일렉트로닉스에 게재하며 광 인터커넥트 기술 경쟁력을 제시 [2] AI 데이터 이동 병목 해결을 위한 광 연결 기술 CPO는 반도체 칩 사이를 전기 신호 대신 빛으로 연결해 데이터 전송 속도와 에너지 효율을 높이는 기술로, 대규모 GPU·HBM 클러스터에서 커지는 데이터 이동 병목을 해결할 기술로 주목 [3] HBM 넘어 메모리·프로세서까지 광 연결 확대 SK하이닉스는 HBM 자체의 성능 향상에 그치지 않고 메모리와 프로세서를 광 인터커넥트로 연결하는 구조를 제

낸드 연결해 D램 사용량 16분의 1로…SK하이닉스, AI칩 패러다임 바꾼다 (2026년 8월 19일, 서울경제, 이석진 기자) 원문보기: https://www.sedaily.com/article/20081031?ref=naver [핵심 요약] [1] SK하이닉스, 낸드 결합한 하이브리드 메모리 개발 SK하이닉스가 고가의 HBM과 D램만으로 AI 데이터 증가에 대응하는 데 한계가 있다고 보고, D램과 낸드를 결합해 대용량 데이터를 처리하는 하이브리드 메모리를 제시 [2] D램은 작업공간, 낸드는 대규모 기억공간 역할 하이브리드 메모리는 즉시 사용하는 KV 캐시는 D램에 저장하고 나머지 데이터는 낸드 기반 SSD에 저장하며, 필요한 데이터를 미리 D램으로 불러오는 프리페치 기술로 낸드의 느린 속도를 보완 [3] 같은 성능에서 D램 사용량 16분의 1로 감소 1TB 규모의 분산 D램을 사용하는 시스템과 비교해 성능은 약 30% 낮지만 D램 사용량은 1

앞서가는 TSMC…옹스트롬급에서 '후면 전력-기존 설계' 동시 달성 (2026년 8월 18일, 전자신문, 이형두 기자) 원문보기: https://www.etnews.com/20260818000245 [핵심 요약] [1] TSMC, A16 공정에서 후면 전력 기술 확보 TSMC가 옹스트롬급 A16 공정에서 업계 최초로 ‘슈퍼 파워 레일(SPR)’ 방식의 후면 전력 공급 기술을 개발·검증하며 차세대 선단공정 경쟁에서 기술 우위를 확보 [2] 기존 설계 구조 유지하면서 후면 전력 적용 TSMC는 전력 공급 경로를 칩 뒷면으로 분리하면서도 기존 N2P 공정의 게이트 밀도와 설계 유연성을 유지하고 앞면의 게이트 구조와 셀 크기, 레이아웃 면적도 거의 변경하지 않아 기존 설계와의 호환성을 확보 [3] 성능과 전력 효율 동시에 개선 기존 N2P 공정과 비교해 같은 전력에서 속도를 8~10% 높이거나 같은 속도에서 전력 소비를 15~20% 줄일 수 있으며 칩 밀

GPU 다음은 '연결 전쟁'…삼일PwC "AI 승부처, 광통신으로 이동" (2026년 8월 13일, 파이낸셜뉴스, 김현정 기자) 원문보기: https://www.fnnews.com/news/202608130858002978 [핵심 요약] [1] AI 경쟁의 핵심, GPU 확보에서 연결 성능으로 이동 AI 데이터센터가 대형화되면서 수천~수만개의 GPU를 연결하는 네트워크 성능과 전력 효율이 전체 AI 연산 성능을 좌우하는 핵심 요소로 부상하고 있으며 GPU와 HBM을 얼마나 빠르고 효율적으로 연결하느냐가 새로운 경쟁 요소로 떠오름 [2] 구리 기반 연결 방식의 한계 확대 GPU 수가 증가할수록 칩과 서버 사이에서 오가는 데이터가 폭증하고 구리 케이블은 대역폭이 높아질수록 전력 효율이 떨어지고 전송거리에도 제약이 있어 대형 AI 데이터센터에서 전력 소비와 신호 감쇠 문제가 커질 수 있음 [3] 광통신과 CPO가 차세대 연결 기술로 부상 전기 신호 대신